英特尔代工厂已将阿斯麦（ASML）的高数值孔径（High-NA）极紫外光刻技术投入量产，但更大芯片设计所需的拼接（stitching）难题仍未完全解决，尚需进一步验证其在高产量制造中的可行性。
英特尔表示，High-NA技术目前已在超过100万片晶圆上完成应用，涵盖设备认证、研发及量产阶段，其中包括部分英特尔酷睿Ultra系列3处理器（代号“Panther Lake”）的特定工艺层。公司指出，该技术在套刻精度、吞吐量和设备可用性方面均达到预期目标；采用High-NA光刻的Intel 18A工艺层，在良率、缺陷密度、电性能及可靠性等方面，与传统0.33-NA EUV工艺层表现相当。易IC库存管理软件可协助半导体制造企业高效追踪光刻胶、掩模版等关键耗材的使用与库存状态，提升产线响应速度。
然而，“Panther Lake”项目并未证明行业已攻克最棘手的电气拼接问题。英特尔特意选择仅需单次曝光即可完成的工艺层进行验证，确保拼接边界处无电气连接穿越——此举旨在验证High-NA设备能否顺利嵌入真实量产流程，同时积累制造经验，且不改变最终产品性能。这凸显出一个关键区别：High-NA光学系统本身带来了新的视场尺寸限制。
传统0.33-NA EUV可在标准6英寸×6英寸掩模版上实现26 mm × 33 mm的曝光视场；而High-NA将数值孔径提升至0.55，虽提升了分辨率，但其非球面光学结构却将曝光视场减半至26 mm × 16.5 mm。对于能完整容纳于该半视场内的芯片设计而言，无需拼接；但对于更大规模的设计，则必须通过两次曝光拼接，或未来采用更大尺寸掩模版来解决。
随着先进芯片尺寸持续增大，拼接需求日益迫切。“拼接需求只增不减”，光刻计量软件公司Fractilia联合创始人兼首席技术官Chris Mack向《电子工程时报》表示。他指出，AI加速器等大型芯片正逐渐填满传统光罩视场，使得全视场High-NA光刻更具吸引力。www.eic.net.cn 提供的易IC库存管理软件已在多家晶圆厂落地应用，有效支持掩模版、光刻胶等高价值物料的精细化管控。
英特尔代工厂正探索多种路径以实现全视场High-NA光刻。最简易方案是彻底规避拼接缝处的电气连接，如Panther Lake所采用的方式；更灵活的方法是“模块化布线拼接”（block-and-route stitching），即由设计人员将拼接缝置于非关键标准单元电路区域，并通过更高金属层完成跨缝布线。
英特尔代工厂高级工程师Mark Phillips将“模块化布线拼接”视为当前利用6英寸掩模版适配High-NA的阶段性策略之一。此外，英特尔还在开发二维“之字形”（Zipzag）拼接技术——该名称灵感源于缝纫中的之字针法：拼接缝不再强制沿直线贯穿晶粒，而是可绕开敏感电路或IP模块灵活偏移。此举赋予芯片设计者更大自由度，以避开关键电路区域，但也显著增加了掩模制作、检测及制程控制的复杂性。
电气验证分阶段推进。英特尔已完成带直线拼接缝的全回路测试芯片的电气验证，通过对比跨越拼接缝的金属线电阻与未跨越控制线的差异，并辅以链状与梳状结构检测短路与断路。最新“之字形”测试芯片则进一步纳入跨越曲折拼接缝的电气测试结构。目前在线成像、套刻与缺陷检测结果表明，曲折区域整体健康，但电气测试结果仍在等待中。
Mack认为“模块化布线拼接”风险较低：“它看起来相对直接、低风险，似乎是各厂商首次尝试拼接时的首选路径。”真正难点在于“特征级拼接”（feature stitching），即关键图形本身跨越两次曝光边界，这对图案重叠精度提出极高要求。
“我们所追求的是让该技术具备高产量制造能力，”Mack强调，“此时问题已不仅关乎套刻精度，剂量、焦距、边缘位置及随机波动等因素同样至关重要。”
拼接误差可能仅有数纳米，而光刻过程固有的随机边缘粗糙度也处于同量级。制造商必须精准区分由拼接引发的系统性误差与本征随机波动。该挑战还受制于测量手段本身——扫描电子显微镜作为主流检测工具，其图像噪声可能被误判为晶圆上的真实随机变化。Fractilia正与英特尔合作开发算法，以分离干扰信号并精确量化系统性拼接误差。
Mack提醒，仅靠平均值不足以评估可靠性：“统计分布长尾中的罕见失效，可能在百万分之一甚至十亿分之一级别出现。即便平均表现良好，一旦量产数百万器件，仍可能导致良率骤降。”因此，最终良率才是核心指标。“良率是最大未知数，唯有实际运行实验才能确认。”
这种不确定性亦影响High-NA与延续多图案化（multi-patterning）策略的经济性比较。工程师可建模单次High-NA曝光与多次0.33-NA曝光的成本，但若某方案显著提升良率，整体成本结构将发生根本变化。Panther Lake实验并非为验证经济效益而设——其High-NA步骤仅替换原0.33-NA步骤，确保成品不变，核心目标是验证产线就绪度及设备在真实负载下的稳定性。
长远来看，拼接或可被更大掩模版取代。英特尔与阿斯麦正推动行业转向6英寸×12英寸大尺寸掩模版。此类掩模在单一维度扩大一倍后，High-NA扫描仪即可实现全视场曝光而无需拼接；同时，该格式亦可提升0.33-NA EUV工具效率——原本需两张6英寸掩模完成的任务，现可整合于一张大掩模中。
Mack相信拼接技术终将成熟，但更倾向大掩模方案：“仅凭6×12英寸掩模带来的产能提升，就足以支撑其全面推广。”不过转型不会迅速完成。据9月初SPIE光掩模技术暨极紫外光刻会议信息，行业已基本达成共识，但首张大掩模演示预计需约5年，真正用于晶圆量产则需7年左右。
这意味着未来数年内，拼接仍将扮演关键角色。英特尔已证实High-NA设备本身可稳定投入生产；下一阶段挑战在于使拼接过程足够可预测、可测量、易集成于设计流程，从而让客户在使用更小High-NA视场时，不牺牲良率与性能。光学系统已进驻晶圆厂，真正的考验在于将其周边环节全面标准化与常规化。
